PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-037908

(43)Date of publication of application: 02.03.1982

(51)Int.CI.

H03F 1/02

H03F 3/30

(21)Application number: 55-112015

(71)Applicant : SONY CORP

(22)Date of filing: 14.08.1980


(72)Inventor: SUZUKI TADAO

(54) OUTPUT AMPLIFYING CIRCUIT

(57)Abstract:

PURPOSE: To obtain an output amplifying circuit having a high efficiency, by actuating the 1st push-pull output amplifying circuit when the level of the output signal constituting an amplifying circuit is lower than a prescribed value and then the 2nd push-pull output amplifying circuit the level of the output signal is higher than the prescribed level respectively.

CONSTITUTION: The aural signal supplied to an input terminal 1 is applied to the base of transistors (TR)21 and 24 via a differential amplyifying circuit 17 and a phase inverting circuit 18 as well as to the emitter of TRs28 and 33 respectively. The output of the TR is supplied to a load resistor 4. If the level of the output signal obtained by the resistor 4 is lower than a prescribed value, a push-pull amplifying circuit consisting of the TRs21 and 24 and using DC voltage sources7 and 8 of \pm V1 for the power source is actuated. While a push-pull amplifying circuit consisting of TRs30 and 35 and using the sum voltage value \pm (V1+V2) of the



sources 7 and 8 plus power sources 12 and 15 of \pm V2 for the power source is actuated. Thus the level of output signal is controlled to a prescribed value.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

99日本国特許庁(JP)

10 特 許 出 願 公 告

⑫特 許 公 報(B2)

平1-32684

fint. Cl. 4

識別記号

庁内整理番号

2949公告 平成1年(1989)7月10日

H 03 F 3/30 1/02

8836-5 J 7827-5 J

発明の数 1 (全5頁)

69発明の名称

出力增幅回路

判 昭61-8899

②)特 昭55-112015

69公 閉 昭57-37908

223⊞ 願 昭55(1980)8月14日 @昭57(1982)3月2日

個発 明 者 鈴木 忠 雄 東京都港区港南1丁目7番4号 ソニー株式会社技術研究

所内

ソニー株式会社 の出 類 人

東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 松隈 秀盛

審判の合魔体 審判長 加藤 茂 樹 審判官 左村 義 弘 審判官 田中 治幸 60参考文献 特開 昭51-132746 (JP, A)

1

匈特許請求の範囲

1 第1及び第2の直流電源を夫々動作電源とす ると共にそのコレクタが第1及び第2のダイオー ドを介して負荷に接続される第1及び第2のエミ ツタ接地形トランジスタで構成した第1のブッシ 5 ユブル増幅回路と、上記第1の直流電源と第3の 直流電源との和の直流電圧及び上記第2の直流電 源と第4の直流電源との和の直流電圧を夫々動作 電源とすると共にそのコレクタが上記負荷に接続 タで構成した第2のプツシュブル増幅回路と、上 記第1及び第2のエミツタ接地形トランジスタの 夫々のベースに第1及び第2の抵抗器を介して接 続される入力信号源と、そのベースが上記第1及 レクタに第3及び第4の抵抗器を介して接続され ると共にそのエミッタが上記入力信号源に接続さ れ、そのコレクタが上記第3及び第4のエミツタ 接地形トランジスタのベースに接続された第1及 力信号レベルが所定値以下のときは上記第1及び 第2のスイツチングトランジスタをオフせしめる と共に上記第1及び第2のダイオードを導通とし て上記第1のブツシュブル増幅回路を動作させ、 1及び第2のスイツチングトランジスタをオンせ しめると共に上記第1及び第2のダイオードを非

2

導通として上記第2のブッシュブル増幅回路を動 作させる様にしたことを特徴とする出力増幅回 路。

発明の詳細な説明

本発明は例えば音響機器の出力増幅回路即ち OTL出力増幅回路に使用して好適な出力増幅回 路に関し、特に高能率化を図る様にしたものであ る。

従来高能率化を図らんとするOTL出力増幅回 される第3及び第4のエミツタ接地形トランジス 10 路として第1図に示す如きものが提案されてい る。即ち第1図に於いて、1は音声信号が供給さ れる音声信号入力端子を示し、この音声信号入力 端子1に供給された音声信号をプッシュブル増幅 回路を構成するnpn形トランジスタ2及びpnp形 び第2のエミツタ接地形トランジスタの夫々のコ 15 トランジスタ3の夫々のベースに供給し、之等ト ランジスタ2及び3の夫々のエミツタを互に接続 し、このエミッタの接続点を負荷抵抗器例えばス ピーカ4を介して接地し、又之等トランジスタ2 及び3の夫々のコレクタをダイオード5のカソー び第2のスイッチングトランジスタとを有し、出 20 ド及びダイオード8のアノードに夫々接続し、こ のダイオード5のアノードを直流電源7の正極に 接続し、この直流電源了の負極を接地し、又ダイ オード6のカソードを直流電源8の負極に接続 し、この直流電源8の正極を接地する。この場合 上記出力信号レベルが所定値以上のときは上記第 25 直流電源 7 及び 8 の夫々の電圧値を等しく例えば V1とする。又トランジスタ2及び3の夫々のエ ミツタの接続点を定電圧用のツエナーダイオード

9のアノード及びツエナーダイオード 10のカソ ードに夫々接続し、このツエナーダイオード9の カソードを抵抗器11を介して直流電源12の正 極に接続し、この直流電源12の負極を直流電源 7の正極に接続する。このツエナーダイオード9 及び抵抗器11の接続点をnpn形トランジスター 3のベースに接続し、このトランジスタ13のコ レクタを直流電源12の正極に接続し、このトラ ンジスタ13のエミツタをトランジスタ2のコレ クタに接続する。又ツエナーダイオード 10のア 10 ノードを抵抗器14を介して直流電源15の負極 に接続し、この直流電源15の正極を直流電源8 の負極に接続する。このツエナーダイオード10 及び抵抗器 1 4 の接続点をpnp形トランジスタ 1 レクタを直流電源 15 の負極に接続し、このトラ ンジスタ16のエミツタをトランジスタ3のコレ クタに接続する。この場合直流電源12及び15 の夫々の電圧値を等しく例えばV2とする。又ツ エナーダイオード 8 及び 1 0 の夫々のツエナー電 20 圧をVzとする。

斯る第1図に於いて負荷抵抗器4の両端間に得 られる出力信号の電圧値をE。としたときに於い

$V_1 - V_2 > E_0 > -V_1 + V_2$

なる領域ではトランジスタ13及び16はカツト オフであり、トランジスタ2及び3が電圧値が Viの直流電源7及び8により動作するブッシュ プル増幅回路となる。また

 $E_0 > V_1 - V_2$ 及び $E_0 < -V_1 + V_2$ なる領域ではトランジスタ13及び16が動作し トランジスタ13, 2, 3及び16は電源電圧が 直流電源7,8と12,15との和の電圧±(Vi +V₂) で動作するプツシュブル増幅回路となる。

2, 3により構成されるブツシュブル増幅回路 (B級増幅回路)の出力-損失特性は第2図曲線 aに示す如くであり、又電源電圧±(V₁+V₂)で 動作するトランジスタ13,2,3,18により 性は第2図曲線 bに示す如くである。

この第1図に於いては小出力信号即ち-Vi+ V₂<E₀<VューV₂のときは電源電圧±Vュのプツシ ユブル増幅回路としているので常に電源電圧が土 (V1+V2) のプッシュプル増幅回路に比較し、そ れだけ消費電力を少なくでき高能率化を図ること ができる。

本発明は第1図に示す出力増幅回路を改善し、 5 更に高能率化を図る様にしたものである。

以下第3図を参照しながら本発明出力増幅回路 の一実施例につき説明しよう。この第3図に於い て第1図に対応する部分には同一符号を付し、そ の詳細説明は省略する。

第3図例に於いては音声信号入力端子1に供給 される音声信号を駆動段を構成する差動増幅回路 17の正入力端子母に供給し、この差動増幅回路 17の出力信号を位相反転回路18を構成する npn形トランジスタ**18**a及びpnp形トランジス 8のペースに接続し、このトランジスタ16のコ 15 タ18bの夫々のペースに供給する。このトラン ジスタ18a及び18bの夫々のエミツタの互の 接続点を抵抗器19を介して接地し、このトラン ジスタ18aのコレクタを抵抗器20を介してコ レクタフオロワを構成するpnp形トランジスタ2 1のペースに接続し、このトランジスタ21のエ ミツタを直流電源了の正極に接続し、この直流電 源7の負極を接地する。又このトランジスタ21 のコレクタを逆流防止用のダイオード22及び負 荷抵抗器4の直列回路を介して接地する。又トラ 25 ンジスタ 18 bのコレクタを抵抗器 23を介して コレクタフオロワを構成するnpn形トランジスタ 24のベースに接続し、このトランジスタ24の エミツタを直流電源8の負極に接続し、この直流 電源8の正極を接地し、又このトランジスタ24 30 のコレクタを逆流防止用のダイオードを介してダ イオード22及び負荷抵抗器4の接続点に接続す る。この場合トランジスタ21及び24でブツシ ユブル増幅回路を構成する。ダイオード22及び 25の接続点を負帰還回路を構成する抵抗器26 一般に電源電圧±V₁で動作するトランジスタ 35 を介して差動増幅回路 1.7 の負入力端子⊖に接続 し、この負入力端子○を抵抗器27を介して接地 する。又トランジスタ18aのコレクタを駆動電 流切換え回路を構成するnpn形トランジスタ28 のエミツタに接続し、このトランジスタ28のコ 構成されるプツシュブル増幅回路の出力一損失特 40 レクタを抵抗器 29を介してコレクタフオロワを 構成するpnp形トランジスタ30のベースに接続 し、このトランジスタ30のエミツタを直流電源 12の正極に接続し、この直流電源12の負極を 直流電源7の正極に接続し、又トランジスタ30

のコレクタを負荷抵抗器 4を介して接地する。又 トランジスタ21のコレクタを抵抗器31を介し てダイオード32のアノードに接続し、このダイ オード32のカソードをトランジスタ28のベー スに接続する

又トランジスタ18bのコレクタを駆動電流切 換え回路を構成するpnp形トランジスタ33のエ ミッタに接続し、このトランジスタ33のコレク タを抵抗器34を介してコレクタフオロワを構成 このトランジスタ35のエミツタを直流電源15 の負極に接続し、この直流電源15の正極を直流 電源8の負極に接続し、このトランジスタ35の コレクタをトランジスタ30のコレクタ及び負荷 抵抗器4の接続点に接続する。この場合トランジ*15

*スタ30及び35でプツシュプル増幅回路を構成 する。又トランジスタ24のコレクタを抵抗器3 8を介してダイオード37のカソードに接続し、 このダイオード37のアノードをトランジスタ3 5 3のペースに接続する。

6

この場合、トランジスタ21, 24, 28及び 33の夫夫のペースーエミッタ間電圧を等しく Van ダイオード22, 25, 32及び37の 夫々の電圧降下をV₁、トランジスタ21,24 するnpn形トランジスタ35のペースに接続し、10 の夫々のペース電流をIs、抵抗器20,23の 夫々の抵抗値をRとしたときトランジスタ28及 び33が導通するのは負荷抵抗器4の両端間信号 E。のレベルが次の関係にあるときである。正の 半サイクルを考えるに

 $+V_{BB}(1-2)$ $+V_{BB}(1-2)$ $+V_{BB}(1-2)$ である。同様にして負の半サイクルの場合はE。 の両端間信号レベルE。が正の半サイクルで

 $E_0 > V_1 - I_3 \times R$

のとき及び負の半サイクルで

$$E_0 < -V_1 + I_B \times R$$

り駆動信号をトランジスタ30及び35のベース に夫々供給されると共にこのときダイオード22 及び25が夫々非導通となり、このときはトラン ジスタ21及び24よりの電流は負荷抵抗器4に る電圧降下I_B×Rは負荷抵抗器4の抵抗値R_Lが小 さいときは大きくなるのでトランジスタ28及び 33は早めに駆動され、トランジスタ30及び3 5より構成されるプツシュプル増幅回路が早めに される。この抵抗器20及び23として定電圧素 子(例えばツエナーダイオード)を使用したとき はトランジスタ28及び33の駆動はRLに関係 なく一定となる。

示す如きであつた場合の正の半サイクルについて 説明するに

 $E_0 \leq V_1 - I_B \cdot R$

のときはトランジスタ28は非導通であり、この

ときはトランジスタ21を介して負荷抵抗器4に $<-V_1+I_8 imes R$ である。従つてこの負荷抵抗器 4 20 第 4 図Bに示す如き比較的小さい電流 I_2 が流れ、 又

$E_0 > V_1 - I_B \cdot R$

となつたときはトランジスタ28が導通となり、 トランジスタ30のペースに駆動信号が供給さ のときトランジスタ28及び33が夫々導通とな 25 れ、このトランジスタ30を介して負荷抵抗器4 に第4図Cに示す如き電流IIが流れる。

> 又負荷抵抗器 4 の両端間信号 E。が第 4 図 A に 示す如き負の半サイクルであつたときに於いて

$$E_0 \ge -V_1 + I_B \cdot R$$

は供給されない。ここで抵抗器20及び23によ 30 のときはトランジスタ33は非導通でありこのと きはトランジスタ24を介して負荷抵抗器4に第 4図Bに示す如き比較的小さい電流Lが流れ、又

$$E_0 < -V_1 + I_B \cdot R$$

となつたときはトランジスタ33が導通となり、 動作し、またこのRLが大きいときは遅めに駆動 35 トランジスタ35のベースに駆動信号が供給さ れ、このトランジスタ35を介して負荷抵抗器4 に第4図Cに示す如き電流Iaが流れる。

即ち第3図例に於いては入力端子1に供給され た音声信号は差動増幅回路17及び位相反転回路 今負荷抵抗器 4 の両端間信号E。が第 4 図 A に 40 1 8 を介してトランジスタ 2 1 及び 2 4 の夫々の ベースとトランジスタ28及び33の夫々のエミ ツタとに夫々供給され、負荷抵抗器 4 に得られ出 力信号にのレベルが所定値より小さいときは電 圧値±V1の直流電源7及びBを電源とするトラ

8

ンジスタ21及び24の構成するブッシュブル増 幅回路が動作をし、この出力信号E。のレベルが 所定値より大きくなつたときは電圧値±Viの直 流電源7及び8と電圧値±V2の直流電源12及 び 15 との和の電圧値 $\pm (V_1 + V_2)$ を電源とする 5 トランジスタが使用できる利益がある。 トランジスタ30と35との構成するプツシュプ ル増幅回路が動作をする。

従つて本発明によればOTL出力増幅回路とし て動作をする。又本発明によれば出力信号E。の 電源7.8により動作するブッシュブル増幅回路 として動作するのでこのときにこの出力増幅回路 の出力一損失特性は第2図曲線 a に示す如くなり 損失が比較的小さく、又出力信号E。のレベルが 所定値以上のときは電圧値±(V1+V1)の直流電 15 4の特性の直線性の良好な部分を常に使用でき歪 源7,8と直流電源12,15との和の電源によ り動作するトランジスタ30及び35により構成 されるプツシュブル増幅回路として動作するの で、このときの出力増幅回路の出力一損失特性は 第2図曲線Cに示す如く曲線bよりも損失の少な 20 して回復時間を設定することにより高域信号に対 い特性となる。従つて本発明に依れば第1及び第 2の直流電源7及び8を夫々動作電源とする第1 及び第2のエミツタ接地形トランジスタ21及び 24で構成した第1のブツシュブル出力増幅回路 と、この第1の直流電源7と第3の直流電源12 25 図面の簡単な説明 と和の直流電源及びこの第2の直流電源 8と第4 の直流電源 15との和の直流電源を夫々動作電源 とする第3及び第4のエミツタ接地形トランジス タ30及び35で構成した第2のブッシュブル出 力増幅回路とを有し、出力信号レベルが所定値未 30 満のときはこの第1のプツシュブル出力増幅回路 を動作する様にすると共にこの出力信号レベルが 所定値以上のときはこの第2のプッシュプル出力 増幅回路を動作させる一対のトランジスタ28, 33を設けたものであり、本発明に依れば第1図 35 回路を構成するトランジスタである。

に示す如き従来回路よりも消費電力を改善でき高 能率化を図ることができる。又本発明によればト ランジスタ21及び24には比較的小電流1。又は Lしか流れないので之等として比較的小電流用の

本発明に於いてはこのトランジスタ21及び2 4として比較的小電流用のトランジスタを使用し たときに於いても負荷抵抗器4の抵抗値R」に応 じてこのトランジスタ21及び24の出力電流が レベルが所定値以下のときは電圧値±V1の直流 10 変化した場合スイッチングトランジスタ28及び 33の導通非導通が早め又は遅めに制御され、ト ランジスタ21及び24の出力電流が大きくなつ たときは早めに大電流用のトランジスタ30及び 35が動作するのでこのトランジスタ21及び2 の発生が少ない等の利益がある。

> 又第3図実施例に於いて、トランジスタ28及 び33の夫々のコレクターペースとの間にコンデ ンサを設け駆動電流オンオフ回路の時定数を設定 する切換えひずみを低減することができる。

> 尚本発明は上述実施例に限らず、本発明の要旨 を逸脱することなくその他種々の構成が取り得る ことは勿論である。

第1図は従来の出力増幅回路の例を示す接続 図、第2図及び第4図は夫々本発明の説明に供す る線図、第3図は本発明出力増幅回路の一実施例 を示す接続図である。

1は入力端子、4は負荷抵抗器、7,8,12 及び15は夫々直流電源、21及び24は第1の プツシュプル増幅回路を構成するトランジスタ、 28及び33は夫々駆動電流切換用トランジス タ、30及び35は夫々第2のプツシュプル増幅

